请问Virtex-6的clock gating怎么实现？

小弟正在做关于多处理节点的project。
根据系统输入的数据不同，节点的利用率也不同，有些情况下会有很多节点根本用不上。
所以我想如果能用Clock gating的方法，实时地让空闲节点省电，实验结果将会非常的好。
小弟用的是ML506的开发板，请问这种Clock gating应该怎么来做?

好像用BUFGCE可以做