微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于 ddr3 控制问题

关于 ddr3 控制问题

时间:10-02 整理:3721RD 点击:
新人求助: 我用的是美光mt41j128m16ha芯片,调用的uniphy ip核,然后现在的avalon总线写控制端,ddr3突发长度是8,那我的控制端avalon_size也是8(在最大设置限度内
)写进的数据是64位的,现在问题是写进去8个数 ,只能读出后面的6 7

mem接口吗?这个图信息不够啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top