有没有好的算法使用FPGA计算除法。

Quartus II里面有浮点数运算核，有求除法的，按照IEE754标准的

小编说的清楚点，quartus里面有浮点除法和定点除法，加入要想自己写的除法效率不一定高，可以找到很多例子的

用哪家的FPGA?

除法使用SRT算法实现。设计的时候功底要求比较高哦，很多问题需要考虑的。不然写出来性能不高！quartus里面有浮点除法并不完整，并且使用的很简单的算法，周期比较长

是的，数除以Y =（2^ x的）是很容易做到右移，浮点使用Xilinx内核，

现在都是偷懒，用工具生成除法器。
不过，延时是个大问题。
上次做个32除16的要跑到200MHz，足足pipe了32级。

如果是定点的除法，可以用移位减的方式实现，pipe级数和除法要达到的精度有关

除以常數 -> 改用乘法做
除以變數 -> Synopsys designware library 應該有各類型的.