码流Ｂｉｔ－Ｓｔｒｅａｍ接收的本地ｃｌｏｃｋ的问题？

时间：10-02 整理：3721RD 点击：

问题描述：?
ＴＸ：
一帧ｆｒａｍｅ，用ＯＯＫ调制，该个ｆｒａｍｅ没有用ｃｌｏｃｋ－ｒｅｃｏｖｅｒｙ技术，即ｆｒａｍｅ就是单纯的原始数据，
用ＲＦ的载波进行ＯＯＫ调制，并且１ｂｉｔ，１ｂｉｔ的发送出去；
ＲＸ：
需要用一个同频同相的ｃｌｏｃｋ进行接收ＢｉｔＳｔｒｅａｍ，同频可以使用本地ｃｌｏｃｋ产生，，但是同相位如何保证呢?

上一篇：求AHB Example AMBA System源代码
下一篇：Xinlinx 布局布线时（place and route）出现 1 signals are not completely routed

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器