微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 时序仿真中,异步信号进入后一旦亚稳态,就一直亚稳态!

时序仿真中,异步信号进入后一旦亚稳态,就一直亚稳态!

时间:10-02 整理:3721RD 点击:
求大神指教:      本人用Xilinx的工程,用Modelsim做时序仿真,加入SDF文件后,仿真激励文件进来的异步信号,虽然设计中有异步处理,但是该异步信号刚进入后仿真的文件,就成了亚稳态,并且一直不能恢复,还会感染到其他的许多信号变成亚稳态的。
       如果去掉SDF文件,一切都又正常了!
       求助该如何做。
PS: SDF文件使用的ISE自动生成的,修改了名字,以便和工程名字一致。其他没有动过。
PPS:另求助大神们讨论的 时序反标 是什么意思?

确定异步信号做了两级同步处理后,在sdf文件中将第一级的同步触发器的建立、保持时间修改到符合要求或者直接更改为0

在modelsim的波形中,找到关键异步信号,在第一级同步信号发生亚稳态的地方使用force,强制为1或0,也如果亚稳态情况多,可以在确认时间段后使用脚本。

感谢楼上两位,说法都是对的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top