微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > catapult c语言转换verilog出错

catapult c语言转换verilog出错

时间:10-02 整理:3721RD 点击:


看看你的工程路径是否含有中文字符。


没有。win7 64位。catapult 2009,modelsim 10.2c 64位。scverify可以成功。之后双击RTL verilog output就弹出这个错误。GCC文件已经放在modelsim文件夹里了。



   是我的catapult设置问题吗?用不用设置modelsim工作目录之类的?新手不懂。



   没有中文目录,也没有空格,最后一步双击RTL verilog output时弹出 这个错误,GCC文件有的

已经解决了,谢谢各位

设置环境变量MODEL_TECH

指向questasim的win32目录就可以

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top