微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > ISE中chipscope的warings如何解决

ISE中chipscope的warings如何解决

时间:10-02 整理:3721RD 点击:
警告:PhysDesignRules:367 - The signal
   <U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/iSTAT<11>_wg_lut<7>> is incomplete. The
   signal does not drive any load pins in the design.如何解决,最好有详细过程,谢了搞了好久,实在是么得办法了

好像有一个“keep”属性,你可以百度查一下。

(*KEEP="TRUE"*)在前面加上,你先试试。


哪边的keep属性呀,求细节,本人比较菜

这个信号已经不存在了,把它去掉不就行了,你非要看它?

The syntax of the keep shows below.
For example:
if you want to keep the signal_a and the synthesis does not to optimize the signal_a.
(* keep = "TRUE" *)  wire signal_a;



    iSTAT<11>_wg_lut<7>这个chipscope要查看的信号已经不存在了,也或许是这一次综合后信号名和上一次不一致了。所以,请重新打开chipscope,删除掉这一条signal,然后另选一个正确的signal。

Ok, very good.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top