微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于ALTERA的时序问题,保持时间不满足

关于ALTERA的时序问题,保持时间不满足

时间:10-02 整理:3721RD 点击:
各位大牛,我用ALTERA的4S进行开发,其中有不少涉及到时钟和数据的切换。比如,对输入的时钟域A和B,进行MUX选一输出。此时保持时间总是不满足,clock shew总是很大。请问大家有没有好的方法或者建议?谢谢!

对时钟路径有组合逻辑的,全部禁用全局时钟。



   谢谢!你的意思是,假如CLK_A通过了MUX这样的组合逻辑,那么该CLK_A 就不能用全局时钟?还是整个工程的全部时钟都不能用全局?我的这个工程很多外部输入时钟都是用全局的。

你可以在最后一级比如最后一个MUX的输出端再接全局,或者完全不用全局,根据实际情况(观察Timequest时钟路径各级延时)而定。

进来学习一下!

XUEXIYIXIA

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top