微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 状态机的时序问题

状态机的时序问题

时间:10-02 整理:3721RD 点击:
初来乍到,请教各位神鸟,如何做尽量使状态机满足时序要求

逻辑越简单越容易满足时序。

状态机的写法有很多,网上比较推崇的是三段式,在比较大的状态机这个写法比较好,当然最好把一些大的状态机拆分成几个小的状态机,这样就不会出现比较大的组合逻辑路径~

状态机也是时序电路,时序电路怎么频率高怎么来

三段式状态机,组合逻辑级数要小。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top