微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求VHDL程序,设计一个能测量方波信号频率的频率计

求VHDL程序,设计一个能测量方波信号频率的频率计

时间:10-02 整理:3721RD 点击:

一)基本要求:

1、设计一个能测量方波信号频率的频率计。

2、测量的频率范围是1Hz~5MHz。

3、结果用十进制数显示。

扩展部分:测量输入方波信号的占空比并显示出来。

(二)教学提示:

1、脉冲信号的频率就是在单位时间内所产生的脉冲个数,其表达式为,f为被测信号的频率,N为计数器所累计的脉冲个数,T为产生N个脉冲所需的时间。所以,在1秒时间内计数器所记录的结果,就是被测信号的频率。

2、被测频率信号取自实验箱晶体振荡器输出信号,加到主控门的输入端。

3、再取晶体振荡器的另一标准频率信号,经分频后产生各种时基脉冲:1ms,10ms,0.1s,1s等,时基信号的选择可以控制,即量程可以改变。

4、时基信号经控制电路产生闸门信号至主控门,只有在闸门信号采样期间内(时基信号的一个周期),输入信号才通过主控门。

5、f=N/T,改变时基信号的周期T,即可得到不同的测频范围。改变量程时,小数点能自动移位。

6、当主控门关闭时,计数器停止计数,显示器显示记录结果,此时控制电路输出一个置零信号,将计数器和所有触发器复位,为新的一次采样做好准备。

本人是新手,麻烦各位大神了,希望可以编一个液晶LCD1602显示的VHDL程序

你以为谁免费帮你搞啊?出钱买差不多。

像这种上网直接要源代码的一般都不会有回应的,自己慢慢摸索吧,如果是为了做毕业设计、领毕业证,现在做还来得及。即使你以后是做销售做管理而不是做技术,多学点东西总有好处。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top