任意采样率的实现 ？

这个用扫频源提供采样时钟不难吧?难的是别人可以做到110MHz内任意的RTBW(实时分析带宽）

   是FPGA内部来实现的，采用外部PLL来提供时钟，你有好的想法嘛?

来占位！听课了！

小编指的任意采样率是不是指任意比率的重采样率变换?如果是，这个还真有办法做得到！

  是的，请问你有什么好的方法啊，谢谢了

所谓任意采样速率是不是做了内部的数字处理?

   是的，算法一直想不出来

   问一下，在高频段还是uHz步进么?这个感觉比较困难。

对于采样率变换来说，做到步进为uhz级别 的确是设计难点，不过SFDR也不容易做的高，以前做了一款相应的IP核，频率步进Fs/2^36，SFDR优于100dB。

   这个步进在高频下显得太少了，是不是采用差值做的呢 ?

   是的，