微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请问大神们有没有用Verilog实现的CDR?

请问大神们有没有用Verilog实现的CDR?

时间:10-02 整理:3721RD 点击:
RT,小白一个。做反射内存卡需要把TLK2501替换掉,现在需要找到CDR的源码……有没有大神能指教一下,谢谢!

这种东西还是有点儿技术含量,免费的估计难找

meiyoua


那收费的哪里有啊?现在完全木有头绪

也需要,哪位大神有,请贡献!

做过一个xilinx的类似CDR的设计,不是时钟恢复而是数据恢复,速率大约160Mbps。即恢复到本地时钟域。需要发送端和接收端的时钟同源处理。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top