微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > ise综合

ise综合

时间:10-02 整理:3721RD 点击:
ise对我代码中的锁存器的综合,从chipscope观察波形,ise没有综合成锁存器,而是直接信号赋值了,不知道什么原因。有时候代码改了无关紧要的东西,比如赋值信号的顺序都会影响chipscope出的波形,这是对综合的影响吗?有相似经历的朋友吗?

chipscope工作的时钟和信号赋值的时钟是一个时钟吗?
一般情况下,是不会有你说描述的问题的。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top