zynq7000的一个lut有多少管子？

时间：10-02 整理：3721RD 点击：

The LUTs in the Zynq-7000 EPP can be configured as either one 6-input LUT (64-bit ROMs) with one output, or as two
5-input LUTs (32-bit ROMs) with separate outputs but common addresses or logic inputs.
求问，这样的一个lut具体应该有多少个管子组成呢?

上一篇：基于GPIO 实现FPGA远程把配置
下一篇：模块化串口设计问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器

栏目分类