在用Modelsim加激励仿真时总是显示# Error loading design

时间：10-02 整理：3721RD 点击：

在用Modelsim编译代码时没问题，但是加激励仿真时总是显示# Error loading design，我看网上说是因为不在同一个目录下，我把它们重新加到一个新建立的工程里还是不行求帮助

遇到过类似的问题，代码编译没问题，但modelsim启动仿真的时候会报错，说Error loading design。一般都是一些内部信号定义不一致之类的问题。比如设计中有两个子模块A和B，A给B传递一个信号，但是A的输出端口和B的输入端口中，这个信号的类型、位宽等定义的不一致。这样的代码在编译时是检查不到语法错误的，在启动仿真时才能检测到两个模块之间的这个信号对接不上，所以才会报错。你再检查一下modelsim的日志文件（工程目录下的transcript），一般都能找到出问题的模块。Ps：编译通过只是说明代码中没有语法错误了，所以编译通过不代表代码就没问题了。

恩，端口写错了改好了谢谢你了

上一篇：请教关于惯性延时的一个问题
下一篇：PC作主端口通过PCIE访问FPGA效率很低？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类