Verilog编写冒泡排序法。请各位高手帮忙

时间：10-02 整理：3721RD 点击：

用verilog编写出一个4个（8位）二进制输入数的冒泡排序，要求如下：
8位数据按照始终节拍串行输入的，要求用时钟触发任务的执行法，每个时钟周期完成一次数据交换的操作。
由于小弟刚学Verilog。对于串行输入不是很明白，望各位大神教一下怎么写代码还有testbench文件。
谢谢！

这个不难吧。应该有现成的例子的。