微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于xilinx K7的FIR IP CORE和普通I/O以LVDS信号传输速率的问题

关于xilinx K7的FIR IP CORE和普通I/O以LVDS信号传输速率的问题

时间:10-02 整理:3721RD 点击:

       1.  关于FIR IP CORE,可以进行系数重配么,以300阶为例,如果可以系数重配,那么配置时间是多少个时钟周期,系数是可以配置无限多组还是只可以配置有限的几组,这个数字是多少组。

       2. 普通IO配置成LVDS形式,那么它的数据率可以达到多少。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top