微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > AX88180的读写时序

AX88180的读写时序

时间:10-02 整理:3721RD 点击:
我使用AX88180设计一个千兆网络,主机使用FPGA对AX88180进行配置,发现在40M频率下能够正确配置,将时钟频率提高到100M后,对寄存器的读写就不正常了,我的读写代码如下:
写代码
if rising_edge(clk) then
   if clkcnt=0 then
      csn <= '0';            //chip select
      wen <= '0';            //write enable
      HA  <= "xxxxxxx";      //address
      HD  <= "XXXXXXX";      //data
   elsif clkcnt=4 then
       wen <= '1';
读代码
if rising_edge(clk) then
   if clkcnt=0 then
      csn <= '0';          //chip select
      ren <= '0';          //read enable
      HA  <= "xxxxxxx";
      HD  <= X"ZZZZZZZZ";
   elsif clkcnt=4 then
       if HD =X"XXXXXXXX" then
           ;
   elsif clkcnt=5 then
       ren <= '1';
希望使用过的老大能够多给点建议。多谢

我也打算用这款IC呢,不知道bug多不多

操作起来还是比较简单的,还没有发现bug到现在

我也使用AX88180,提供一些你的代码,好吗!
谢谢。
skyboy9999@yahoo.cn



    你好,我现在在学习AX88180的操作,苦于学习资料太少,你能给我一些研究思路、学习资料或者代码吗?906937102@qq.com谢谢你了啦

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top