微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > cyclone iv e 下的logiclock设计

cyclone iv e 下的logiclock设计

时间:10-02 整理:3721RD 点击:
各位大神,小弟现在在用cyclone iv e ,使用quartus 11.0  做开发。底层模块优化好布局布线后,想使用logiclock功能固定住,在顶层模块直接调用做好的布局布线。我照着网上的教程进行,但是底层模块在进行export assignments这一步时,无法勾选save a node-level netlist of the entire design into a persistent file,框框是灰色的,不能操作。如图


请问这个问题该如何解决呢?在quartus 11.0 下不能勾选这个选项,该如何继续进行logiclock 设计呢?万分感谢

这个问题我也遇到了。是有些元件不支持vqm文件生成。详见:
http://www.altera.com/support/kdb/solutions/rd07312007_434.html

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top