微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Verilog 与VHDL

Verilog 与VHDL

时间:10-02 整理:3721RD 点击:
Verilog 与VHDL那个容易学?望高手指点。

verilog  好学   只要有c语言的基础就好     vhdl要求门槛高

以前做C的,喜欢用VERILOG,但是建议新人学VHDL,语法严谨,自动识别语法错误,少走弯路。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top