vhdl句数据定义
时间:10-02
整理:3721RD
点击:
如果定义一个TYPE matrix is array (31 downto 0) of std_logic_vector(15 downto 0);
signal matrix_t:matrix;如果现在想对matrix_t初始化,那么该如何赋值啊,总不能一个一个单元赋值吧!
signal matrix_t:matrix;如果现在想对matrix_t初始化,那么该如何赋值啊,总不能一个一个单元赋值吧!
用others =>'0'或‘1’试试呢
看的手册是这样的:others=>(others=>'0');长见识了!
VHDL里用others赋值非常方便。
for 语句
