微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 生成的IPcore打不开

生成的IPcore打不开

时间:10-02 整理:3721RD 点击:
请教,我之前工程生成一个PLL 的IPcore,然后双击打开编辑的时候,没反应,请问,这是为什么?

WARNING:coreutil:751 - Cannot add duplicate entry 'xilinx.com:ip:clk_wiz:3.2' to
   versioned element map.
WARNING:coreutil:948 - Unable to load element 'xilinx.com:ip:clk_wiz:3.2' from
   repository.
INFO:sim:172 - Generating IP...
Applying current project options...
Finished applying current project options.
WARNING:sim - The chosen IP does not support an SYM schematic symbol.
Generating FLIST file...
INFO:sim:948 - Finished FLIST file generation.
Moving files to output directory...
Finished moving files to output directory
Wrote CGP file for project 'pll_for_tb'.
Core Generator edit command completed successfully.

应该是版本不对,你创建的IP核版本跟你现在用的版本应该有差别。



   可能是吧,我在当前的工程里重新生成了一个IP core,可以打开的。
   我可能记错了吧,总觉得用的同一个版本的ISE


同一版本的ISE,IP核版本不一定相同。



   请教这种情况需要重新生成IP core, 还是可以通过某些选项转换打开呢?



   需要重新生成IPcore是吧?我用的IPcore manager 来update IPcore,可以打开,但是一些时钟的频率发生了改变

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top