微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 使用axi interconnect的IP核问题

使用axi interconnect的IP核问题

时间:10-02 整理:3721RD 点击:
从Xilinx的文档中看到,axi interconnect可以支持1到16个master和slave,但是在ise中,这个IP core的版本是1.06.a  只支持一个master。跪求问怎么样才能有多个master?




   ISE流程只支持单master.   EDK流程支持多master.

Reply 1 # littercap

   ipinfo

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top