DC逻辑综合解决setup和hold违例

请教高手一个问题，在用DC进行逻辑综合的时候，setup violation可以通过工具替换扇出能力大的standardcell来解决，那么hold violation在逻辑综合中可以解决么?如果可以的话，是通过什么原理解决的呢?

插buf。最简单。综合阶段可以不用考虑。

综合阶段不解决hold问题

综合的时候你只要解决setup violation 就可以了 至于hold violation 交由后端布局布线去处理

hold violation在P&R阶段由工具插入buffer，增加延时来解决。

综合的时候解决setup啊，PR的时候要么插BUF，要么缩短时钟树长度

谢谢各位的指点，

非常感谢各位给的帮助，

学习了，还没做到后端

综合阶段怎么解决setup违例，除了修改代码。会去改standcell?

   降频，如果允许。