微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于小数分频?

关于小数分频?

时间:10-02 整理:3721RD 点击:
我想使用27MHZ的全局时钟分频实现6.9375MHZ的时钟,该怎么样才可以实现?
自己感觉使用PLL好象可以实现,只是没有头绪,请高手指教....

SDM调制分频。

严格来说,小数分频是不可能绝对精确的!只能够尽量的提高精确度……

没那么精确,取个近似值吧

全数字也可以做,而且long term是精确的频率,不是近似值。但占空比不是50%。

用pll做分频,首先要假定输出和输入是异步的,因为pll的输出是由振荡产生的。
还要看pll的控制能否得到这么精确的分频数,即便用pll也很难得到准确的时钟,不妨考虑输入时钟采用某个特定频率的晶振,感觉的你应用是针对某个方向,如audio.
如果用数字分频,采用负沿能够提高一些精度,不过输出肯定是占空比不好,同时只能得到平均比较接近的频率。用在audio的场合有可能影响性能。

学习了

需要的时钟精度太高了,使用27M做输入时钟,用PLL也分不出你需要的时钟。
应该选用一个特定的时钟进行分频,否则只能去近似值

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top