微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于使能信号的功耗问题

关于使能信号的功耗问题

时间:10-02 整理:3721RD 点击:
    一般来讲使用使能信号是为了降低功耗的,我的问题是一个寄存器赋值时使用了使能信号,在输入信号长时间不变时,关闭使能信号和打开使能信号的功耗有区别么?    如果有,那个低?
    还有就是,一段代码设计出来可能的造成的功耗是要这样考虑的么?

综合为Clock Gating Enable时可以,ASIC和不太老的FPGA(如V5)都可以实现此功能。
这时不使能相当于关闭时钟。



   那这两种的功耗有区别么?


有区别啊,楼上这个直接把clock给gating掉了,可以减少动态功耗啊。

关于代码上考虑如何降低功耗,除了clock gating,还可以考虑共用资源,节约面积。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top