verilog 负数表示
时间：10-02
整理：3721RD
点击：
请问在verilog 中用singed 表示有符号数时，reg signed [3:0] a;
表示的是a的范围是+-15 还是+-7?
多谢
表示的是a的范围是+-15 还是+-7?
多谢
固定一个符号位。
然后剩下的表示数值。
所以你的例子是：[-8, 7], 包含-8,7。
明白 谢谢
将有符号数理解为二进制补码，就知道它的表达范围了。
了解了解
-8 - 7