微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > fpga重配置pll模块问题

fpga重配置pll模块问题

时间:10-02 整理:3721RD 点击:
我调用fpga重配置pll模块,仿真能正常工作,但是在硬件上,第一次运行不能正常工作,再运行一次就能正常工作,请教对此模块熟悉的前辈指点一下。

什么片子?

什么FPGA,   工作条件对不对, 你怎么知道第一次不正前,第二次正常,
要把情况主清楚,别人才好分析呀

要把情况主清楚,别人才好分析呀

这样的问题我也遇到过  学习啦

什么片子?
重配置的内容?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top