Xilinx PCIe仿真trn_lnk_up_n一直为高，链路连接不上

时间：10-02 整理：3721RD 点击：

请教各位大神，Xilinx PCIe仿真trn_lnk_up_n一直为高，链路连接不上，modelsim显示# [                0] : System Reset Asserted...
run 80us
# [          4995000] : System Reset De-asserted...
# [          15853246] : Transaction Reset Is De-asserted...
下面就没了

很多原因的，
关键看你用的什么型号

多谢回复，问题已经解决了，我用的是V6 1.7版本的核，仿真参数没设置对

上一篇：求一个FPGA实现4*4矩阵乘法代码
下一篇：请教关于virtual clock的使用

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器