处理变化数据速率的问题

用fifo，异步时钟处理。

怎么去确定读时钟呢?输进来的数据速率是不稳定的，怎么讲数据稳定的采样到FIFO中?

    你外部数据进来的时候没有参考时钟么?还是说需要从数据中提取时钟，这些得搞清楚。

   网线上传输的数据据我所知应该是先到一个PHY芯片，然后转换成GMII或RGMII或SGMII接口再到FPGA，PHY芯片是会将数据时钟提取出来的。这都是很成熟的设计。

哦，这样的啊，我们选用的是MAC和PHY集成在一起的芯片，这样是不是就比较麻烦了啊?加小弟QQ137682978求指导啊

    这样更好用。

  大神，小弟最近很郁闷，一直没搞明白，怎么将网线上的数据进行速率转换，另外 以太网芯片出来的数据是稳定速率的吗?期待大神的指导，万分感谢啊！

    那个时钟可能不稳定，但是可以作为参考时钟，然后让你的fpga内部做一个锁相环去让你的板载vcxo同步到这个参考时钟上，就ok了