求助~~~~！设计中同时有时钟和它的反向时钟，ise中需要什么设置么？

好吧，长话短说
我的一个设计中，同时有一个6m的时钟，还有它的反向（6m时钟接反相器 ）。这两个信号都是有用的，跑出来结果不对。如果把接6m反向时钟的端口接正向时钟，结果就对了。所以我怀疑可能是不能在同一个设计里面同时用时钟和它的反向时钟，请教各位大神该如何处理这个问题?

功能描述的太模糊，需要说详细点大家才好帮你

是时钟域的问题，我猜。你先弄懂数据的setuptime和holdtime。

建立时间和保持时间不满足吧，描述的不是很清楚。
是否仿真过?

可以的，好好检查一下代码吧，6M很低的

谢谢，仿真都是没问题的，但是经过FPGA跑过之后结果不对的

建立时间和保持时间没有问题，时序分析没有报错

为什么不用pll