关于代码覆盖率问题的疑惑

我用modelsim设计一个很简单的verilog代码的仿真验证，结果仿真代码覆盖率时，发现代码覆盖率中一项toggle很低，其中结果显示为toggle nodes为78,toggle hits为25，toggle miss为56，toggle覆盖率仅为28.2。尝试着改了很多次代码和测试文件都不见效果，请问有没有也有相似的情况！
还有请问下toggle nodes到底是什么含义，这肯定不会是我的输入输出nodes！
先谢谢了！

。如果功能简单，用随机仿真就可以了。
如果比较复杂就要好好看看怎么设置仿真数据了。

楼上说的这个我也知道！谢谢！
但由于看到仿真结果有toggle nodes为78,toggle hits为25，toggle miss为56什么的，不知道那是什么意思，想搞清楚一下！这样的话，可以知道怎么改写仿真数据了！

关注！

5楼是?
怎这么多PHP书籍?

要说清楚还有点麻烦呢，还是给你个网址自己看吧，呵呵
http://docs.huihoo.com/covered/user-manual/005.html

多谢楼上网址！

网址不错

thanks

代码覆盖率检查非常重要，我们一般用VCS

路过，继续

see tjhe coverage report

toggle覆盖，我们一般都不设置的~

学习学习。

多谢多谢

代码覆盖率。

链接里回答的很好

学习一下~

谢谢7楼的网址

http://docs.huihoo.com/covered/user-manual/005.html
这个网址是亮点，非常不错，非常感谢！

学习中啊

歇息中啊

不明白，学习

刚刚入门，还不知道代码覆盖率的作用，学习一下。

huitiezhuanqian