微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > StratixIII中使用DLL,DQS问题

StratixIII中使用DLL,DQS问题

时间:10-02 整理:3721RD 点击:
StratixIII的板子,系统时钟50M情况下能使用DLL,DQS来做相移么?手册上给出的最小时钟频率是90M。现在用起来用问题,求高人指点。

具体问题具体分析,小编把问题贴出来呀。


这个大概明白怎么弄了。还有个问题,信号经过IOBUF以后会有畸变和延迟,这可能是DDR板子阻抗没匹配好的原因吗?

喔...用PLL產生高屏來resample

频率太低DLL延时链会不够长的。50M需要用DLL吗。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top