求助DC的问题
时间：10-02
整理：3721RD
点击：
在DC综合出的网表中有assign语句，怎么去处理啊
谢谢了，请大虾帮帮忙吧
谢谢了，请大虾帮帮忙吧
用关注这个东东,它只是表示简单的wire互连而已,没有问题的.
BAIDU
定义name_rule
change name_rule
还有几个命令也可以用.
搜搜吧！
Information: Please make sure that you have run the 'change_names' command on your design before saving files to disk. (UCN-2)
Warning: Verilog 'assign' or 'tran' statements are written out. (VO-4)
这是为什么啊?
带ASSIGN的网表，不利于后端工具的处理
那怎么解决这个问题呢 如何除去 assign语句