微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 时钟恢复

时钟恢复

时间:10-02 整理:3721RD 点击:
之前写了从串行数据中恢复数据中的时钟模块,我用的是过采样方法,是五倍采样,马马虎虎能从50M的串行数据中恢复时钟,但是感觉不大好(可能是时钟恢复模块写的也不是太好),一方面频率不能在高了!另一方面恢复的时钟不是一个很稳定的输出,有需要调节的情况!不知道有没有什么好的思路和方法!当然是能恢复串行数据的时钟越高越好,但是最好是系统时钟不要太高!

为什么不用锁相环式的CDR电路



    愿闻其详!不是太清楚!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top