如何实现block ram级联

时间：10-02 整理：3721RD 点击：

请问各位，如何在ISE环境下实现block ram的级联呢?

没太明白什么意思，为什么要级联

ISE只是一个集成开发环境，并不能实现block ram的互联。以下两种方法可以实现ram的互联。
1. block ram 生成器：你可以用core generator自动生成你需要的size的memory。这是工具自动生成的IP。
2. 用verilog自己写，举一个很简单的例子，把两块block ram级联。用高位地址来区别，比如最高位为0访问第一块block ram，最高位为1访问第二块block ram，这样2块block ram就级联了。

要使用的资源指标超过了一个block RAM的容量，它就会自动增加block RAM

输出对应输入吗，还是3楼的意思

上一篇：xilinx fpga 管脚上电默认电平
下一篇：FFT变换后得到的数据点对应的频率是多少呢？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类