微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求解AXI4下的microblaze软核的DDR2控制器设置

求解AXI4下的microblaze软核的DDR2控制器设置

时间：10-02 整理：3721RD 点击：

本人的实验板上FPGA的型号XC6LX16-3CSG324
DDR2 SDRAM型号是MT47H64M16XX-25E
想在fpga内做一个microblaze软核，AXI总线的，带AXI_S6_DDRX的ip，不知道这个DDR2控制器怎么设置，求解

不知道您，设置好了没有?设置好了，把步骤发上来看看。

我也是想看看答案，学习一下

上一篇：大家来帮忙分析一下这个时序问题？比如T，clock skew，clock jitter
下一篇：各位，这个方程组可以用什么方法解啊~？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top