微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 时能信号 要同步吗

时能信号 要同步吗

时间:10-02 整理:3721RD 点击:
if(a) q <=  0;
else    q <= 1;
以上是一个always块中的语句,受clk1控制,
而a是由clk2控制
这要做同步吗?
clk1和clk2频率相差1万倍

异步你得异步处理。

如果是同源的相差1W倍的话可以不用做异步处理的



   为什么相差1W倍就用做同步处理,是因为出现亚稳态的概率小吗?



   为什么相差1W倍就不用做同步处理,是因为出现亚稳态的概率小吗?

都得做同步处理



    当让需要阿,异步时钟需要做处理的

如果是同源信号做的分频得到的时钟,不能出现采集不到的现象。同步出来的话踩2拍得到的知道都是好几w的时钟之后了。

相差太远,你可以直接拿来用都可以了,就当是一个进来的控制信号。
当然,你要是想打两拍的号也没有关系。
像这样的信号应对早打一拍或晚打一拍不在乎了吧?看你的需求。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top