微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 时钟移位

时钟移位

时间:10-02 整理:3721RD 点击:
输出一个10M的时钟,触发A信号为高电平,时钟像左移一个周期,触发B信号为高电平,时钟向右移一个周期,A,B不是同时触发。如何实现这样的逻辑啊?求指点,求思路!

没看懂小编什么意思。
时钟左移右移的“周期”是哪个信号的周期?内部是否还有一个参考时钟?如果是,直接把输出的这个10M时钟当做信号来处理不就好了

没懂小编的意思。你要移半个周期还好理解,移一个周期不就等于没移吗?



    是移50M的周期!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top