微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > systemverilog 验证平台

systemverilog 验证平台

时间:10-02 整理:3721RD 点击:
求助各位做过systemverilog验证的大牛,我最近做一个验证的项目,需要搭建一个基本的验证平台,由于以前没接触过,也没有人带,自己看了那本绿皮的systemverilog验证的书,还有几个问题不清楚。 1. 计分板是如何工作的?在测试平台的作用是什么?
2. 覆盖率是怎么计算的?还请懂得大牛能讲解一下,要是能有个包含平台每个模块的例子最好了。

先找个基本的验证方法学。uvm,vmm。入门。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top