微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > cyclone4配置引脚上拉电平

cyclone4配置引脚上拉电平

时间:10-02 整理:3721RD 点击:
cyclone4的几个配置引脚nSTATUS、CONF_DONE、nCONFIG,在AS或者JTAG配置方式下,是要求用上拉电阻连接到管脚所在的 bank 上的 VCCIO 电源。那这个VCCIO应该是各自bank的吧,比如我nSTATUS、nCONFIG在bank1,然后bank1的VCCIO是2.5V,那这两个引脚就上拉到2.5V;而CONF_DONE在bank6,bank6的VCCIO是3.3V,所以就将CONF_DONE上拉到3.3V。
这么做对不对呢,有没有人碰到过这样的事情呢,多谢啦

自顶,求懂的人不吝赐教,,,

对的 就是这样的

学习了,好东东

小编的想法是对的,BANK内的信号,都要上拉到该BANK的电源

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top