微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DC综合的问题

DC综合的问题

时间:10-02 整理:3721RD 点击:
大家好,我才学DC,我发现每次我用前辈留下来的脚本文件在dc_shell里面就可以运行完成,但是想用图形界面看一下综合出来的电路时,图形界面在综合的时候总是有错误。错误为:Warning: Can't find clock 'Clk' in design 'Intro_TopFF'. (UID-95)
          Error: Value for list 'object_list' must have 1 elements. (CMD-036)
请回的大神帮我看看吧。万分感谢!

你看一下运行的log是否有error之类的。

看看create_clock这个命令的格式,时钟port的名称是否有改变

解决了吗?同问。



   既然这样你每次综合完之后再打开图形界面看逻辑不就得了!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top