MDK和ulink2遇到的问题

时间：10-02 整理：3721RD 点击：

我们在把内核为cortex-M0的设计烧到FPGA板子后，用keil和ulink2调试时，出错“device could not be powered up”，根据官方网站提示说，因为没有正确的电压和时钟。但是我们把内部的时钟信号都用示波器检查了下，是有的，ulink2的电压给的是3.3v。请问哪位大神知道还有什么地方可能出问题了，或者遇到过这样的情况?

上一篇：verilog 中怎样对一个reg变量边写边读
下一篇：求教关于使用altera DDR2 IP后Bank上的Vref管脚问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器