微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 在书写testbench的时候什么时候用阻塞赋值什么时候用非阻塞赋值

在书写testbench的时候什么时候用阻塞赋值什么时候用非阻塞赋值

时间:10-02 整理:3721RD 点击:
在书写testbench的时候什么时候用阻塞赋值什么时候用非阻塞赋值?我看书上好像基本都用的是阻塞赋值

这个讨论,没意义,看情况。

谷歌一下,很多的

本人还没见过testbench使用非阻塞赋值的,不晓得这样做的意义在哪里,另外如果这样做的话,为何还需要延迟语句呢!

想做出来很牛X的testbench非阻塞和阻塞还是需要了解透彻的。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top