同步异步电路问题，谢谢！

各位好！
有几个问题，望讨论明晰之！
1. 近来看到网上说，异步复位比同步复位所用资源少，不知这句话是从哪个方面阐述的。
据我所知，从触发器的内部电路结构来说，异步复位触发器用一个三态2输入与非门代替了同步复位触发器的三态反相器，因此按理说，异步复位触发器应该比同步复位触发器的面积要大的，怎么还会有“异步复位触发器的其中一个优势是占用资源少”呢?
这里应该不是所谓的“同步电路用触发器，异步电路用锁存器”的原因吧?！
2. 另外，对于同步异步电路“占用资源少，功耗就相应低”这个说法是否恰当?
3. 还有网友提到，“异步复位设计简单”，不知从何谈起?
因为组合逻辑输出的异步信号可能产生毛刺，然后作为锁存器输入时会产生亚稳态，出现可靠性的问题。另外，异步设计也不易仿真，以及进行STA等。所以如何简单呢?
4. 另外，异步电路的主要应用场合是?
以上一己之言，不妥处请拍砖，谢谢！

    异步电路就是DFF的复位段
  同步就是个选择器

问题 1）： 这个可以看cell library里面的area值。这个最有说服力。
其它的话，仁者见仁吧