微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助大牛,学习数字前端该看点啥呢。

求助大牛,学习数字前端该看点啥呢。

时间:10-02 整理:3721RD 点击:
小硕一枚,比较酱油。下半年就要找工作了。心里想着是想找ic类数字前端的工作。由于读研期间实验室的项目比较一般,没啥东西。对verilog算是熟悉一点,写过一些信号处理的东西,和sdram和hpi接口的模块。自己平时也学习了时序约束,也能大概看看timequest里的report,进行一下简单的约束。查一些网上的资料的话,都说做数字前端需要对synopsys公司的eda工具需要比较了解,比如vcs、dc、pt等等。这个都没有接触过。个人感觉vcs应该跟modelsim比较接近,dc应该跟synplify比较接近,pt应该跟timequest接近吧(都是个人瞎猜,望大牛不要喷哈)。后者几个也算接触过一点,但是都不精。看到还需要对perl、tcl脚本有所了解。tcl的话quartus里约束或者管脚分配的时候也算用到一点,但是都属于皮毛里的皮毛,perl的话就是看了一本骆驼书,把书后的习题做了一下,但是苦于不知道怎么跟ic应用起来,就没有后话了。
现在都不知道怎么继续学下去,是学习dc、vcs、pt等工具,熟悉一下环境呢还是搞点其他的。真心很苦闷。实验室现在基本上也属于没有项目,项目也跟ic类没有一点关系。望大牛们指点迷津,小弟不甚感激。

酱油,路过,希望后面有大牛指点。
马上小硕毕业, 找的工作,数字SOC前端,验证。
懂得也少。
不过找工作,看你学校牌子和地域,这个占很大关系。
牌子好的话,不用担心,有点货能喷就行,后面可以学。
牌子不好,那就要表现得更优秀。



    楼上哪的?我华科。武汉。

华科是属于牌子比较好的。LZ不用担忧找工作的事。
北京一所三流高校,牌子不好,找工作费劲,最终还算勉强过得去。

我不是大牛,只能给你点工作了几年的小经验。
1、看一些国外编写的verilog RTL风格、规范的书。国内编写的太垃圾了。
2、确实需要了解一些synopsys工具为好,做前端一小半时间写代码,一大半时间要折腾工具。可以在坛子里找synopsys的官方培训教材,看了上手很快的。最好自己电脑里装个服务器,把你说的软件装起来练练手。
3、了解一下linux的使用。因为这些软件都是linux环境下跑的。
4、perl主要是用来帮助分析工具产生的报告的,说白了就是对文本进行分类、筛选、排版,让你看报告更清晰些。最好要熟悉正则表达式、复杂数据结构。

同小编的方向,我更水。谢谢楼上的 建议,得好好努力了

路过,一样很茫然,不知道要怎么学习,更不知道怎么安排前端课程学习?求指导

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top