微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > PCIe仿真问题

PCIe仿真问题

时间:10-02 整理:3721RD 点击:
请教各位大侠,在用core generator生成PCIe核后,如何进行功能仿真?
根据手册,是采用modelsim 运行脚本vsim -do simulate_mti.do即可,可是软件老提示没有目标设计?

UG517上介绍的比较详细,这也不好说。UG517的235到250是仿真的部分,之前还有一部分教你怎么操作仿真的。

我也跟小编一样方法去仿真,但是总出现问题

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top