怎样正确使用DC对时钟IO进行约束

时间：10-02 整理：3721RD 点击：

我想请教一下各位，如果在工程中的输入时钟引脚处加入了IO单元以后，在DC里应该怎样对时钟进行约束?比如外部输入时钟名称为clk1，通过IO单元进入芯片内部，假设从IO单元输出的时钟为clk2。那么我是不是只需要使用create_clock命令对clk1进行约束就可以了?对clk2还需要做相关处理吗，比如使用create_generated_clock约束一下?

上一篇：SD_SPI verilog
下一篇：DC时序报告中的“#”

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器