记录器方案如何制定？

时间：10-02 整理：3721RD 点击：

各位专家：  我想做一个记录设备，大概方案是：首先用FPGA实现3路智能高速同步接收串口（用于接收外部多个设备的数据，每路10Mbps），然后用DSP（TI的TMS320DM642）将同步串口收到的数据读到软件开辟的空间，然后DSP将这些数据转存到（主要是WR写）板上的数据存储芯片上（即FLASH存储器，由FPGA控制）。
  如果先由DSP进行I/O读，再进行I/O写，算了一下，好像来不及吧，用DSP带的EDMA行吗，?
  详细方案应该怎么制定呢?急呀！

上一篇：有没有人做过FPGA通过千兆以太网和PC传数据？
下一篇：SD_SPI verilog

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器