微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 用触发器实现三分频电路

用触发器实现三分频电路

时间:10-02 整理:3721RD 点击:
请问有谁知道如何用D触发器实现三分频电路?我在网上搜到了,但是我不理解为什么那样接,希望有哪位大牛跟我解释解释

用状态机分频可以么

分别用上升沿和下降沿做2的计数, 在当计数器为1的时候取反, 两者相或起来就可以了



   相或?不需要吧

相或起来, 占空比就成50%, 如果你不需要有占空比要求,那就一个上升沿计数就够了



   对,是这样的,只用一个上升沿或下降沿,占空比为1/3或2/3,

选好状态  卡诺图一画 就能出

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top